第10章如何编写和验证简单的纯组合逻辑
第11章复杂数学系统的构成
第12章同步状态机的原理、结合和设计
第13章设计可综合的状态机的指导原则
第14章深入理解阻塞和非阻塞赋值的不同
第15章较复杂时序逻辑电路设计实践
第16章较复杂时序逻辑电路设计实践
第17章简化的RISC_CPU设计
第18章虚拟器
第1章verilongd的基础知识
第2章veilog语法的基本概念
第3章模块的结构、数据类型、变量和基本运算符号
第4章运算符、赋值语句和结构说明语句
第5章条件语句、循环语句、块语句和生成语句
第6章结构语句、系统任务、函数语句和显示系统任务
第7章调试用系统任务和常用编译预处理语句
第9章 Verilog HDL 模型的不同抽象级别
